?自8月首批溝槽型MOSFET器件晶圓下線以來，九峰山實(shí)驗(yàn)室持續(xù)攻克碳化硅工藝技術(shù)難關(guān)。近日，實(shí)驗(yàn)室在碳化硅超結(jié)領(lǐng)域取得新進(jìn)展：完成具有完全自主知識(shí)產(chǎn)權(quán)的碳化硅多級(jí)溝槽超結(jié)器件新結(jié)構(gòu)設(shè)計(jì)，優(yōu)化后的超結(jié)肖特基二極管可以實(shí)現(xiàn)2000V以上的耐壓，比導(dǎo)通電阻低至0.997m?·c㎡，打破了碳化硅單極型器件的一維極限。同時(shí)該超結(jié)器件的多級(jí)溝槽刻蝕核心工藝研發(fā)也已完成。

九峰山實(shí)驗(yàn)室聚焦下一代功率器件技術(shù)的研究，形成了自主可控的成套工藝技術(shù)。本文是九峰山實(shí)驗(yàn)室功率器件研究組發(fā)表在《化合物半導(dǎo)體》雜志上的文章節(jié)選，圍繞下一代SiC溝槽器件技術(shù)介紹業(yè)界相關(guān)研究進(jìn)展與階段性成果，并對(duì)九峰山實(shí)驗(yàn)室的研究成果展開詳細(xì)介紹。

作者：袁俊 王寬 郭飛 徐少東 成志杰 陳偉 吳陽陽 彭若詩 朱厲陽 李明哲

團(tuán)隊(duì)介紹

袁俊

九峰山實(shí)驗(yàn)室碳化硅領(lǐng)域首席專家

帶領(lǐng)團(tuán)隊(duì)專注于寬禁帶半導(dǎo)體新型功率器件技術(shù)研究。從材料基礎(chǔ)，器件工藝，器件結(jié)構(gòu)和可靠性等共性技術(shù)問題出發(fā)，重點(diǎn)突破了下一代碳化硅溝槽器件技術(shù)、新型SiC溝槽MOSFET及成套工藝技術(shù)、新型氧化鎵器件及制備技術(shù)等。這些核心器件技術(shù)的研究將為未來新能源汽車，高效率高功率密度的光伏風(fēng)能等電力系統(tǒng)提供重要的技術(shù)支撐。

下一代碳化硅溝槽器件技術(shù)

功率半導(dǎo)體器件是電力電子裝置中電能轉(zhuǎn)換與電路控制的核心元器件，隨著近年來新能源汽車、光伏、軌道交通、智能電網(wǎng)等產(chǎn)業(yè)的發(fā)展，市場(chǎng)對(duì)功率器件的需求迅速升溫。第三代半導(dǎo)體SiC材料在禁帶寬度、導(dǎo)熱性能、臨界擊穿場(chǎng)強(qiáng)、電子飽和漂移速度上的優(yōu)勢(shì)明顯，符合未來電力電子系統(tǒng)小型輕量化、高效一體化、安全可靠化的發(fā)展趨勢(shì)。隨著SiC功率器件的演進(jìn)，溝槽結(jié)構(gòu)成為二極管與MOSFET器件的主流設(shè)計(jì)。國(guó)外對(duì)于SiC溝槽器件的研究較早，二極管與MOSFET均已有產(chǎn)品上市，而國(guó)內(nèi)對(duì)SiC平面器件的技術(shù)研究較多，在溝槽器件的研究上處于起步階段。九峰山實(shí)驗(yàn)室聚焦于下一代SiC溝槽器件領(lǐng)域的研究，集中資源開發(fā)了SiC溝槽器件制備中的溝槽刻蝕、高溫柵氧、離子注入等關(guān)鍵核心單點(diǎn)工藝，形成了自主可控的成套工藝技術(shù)。

碳化硅多級(jí)溝槽二極管技術(shù)

（圖1 SiC二極管技術(shù)發(fā)展路線）

為了解決SBD反向漏電流較大的問題，ROHM在2016年發(fā)布了溝槽型JBS，通過刻蝕溝槽后再離子注入，得到了更深的P型掩蔽區(qū)，使得器件的反向漏電流進(jìn)一步降低，但同時(shí)也在導(dǎo)通時(shí)帶來了更加嚴(yán)重的JFET效應(yīng)。

（圖2 SiC多級(jí)溝槽JBS結(jié)構(gòu)示意圖及電場(chǎng)仿真：（a）多級(jí)溝槽JBS結(jié)構(gòu)示意圖；（b）多級(jí)溝槽JBS反向承壓電場(chǎng)的TCAD仿真結(jié)果；（c）多級(jí)溝槽JBS與傳統(tǒng)JBS表面電場(chǎng)分布的對(duì)比）

為了有效緩解SBD反向漏電流（深P掩蔽）與正向?qū)娮瑁≒區(qū)JFET電阻）之間的矛盾，九峰山實(shí)驗(yàn)室在2021年設(shè)計(jì)了SiC多級(jí)溝槽JBS/MPS[3]。如圖2（a）所示，通過在金屬/半導(dǎo)體接觸界面設(shè)計(jì)多級(jí)臺(tái)階溝槽，可以使得P型離子沿溝槽方向注入更深，構(gòu)造更好的電場(chǎng)屏蔽。為了實(shí)現(xiàn)上述設(shè)計(jì)，九峰山實(shí)驗(yàn)室經(jīng)過長(zhǎng)期的工藝探索，成功刻蝕出SiC多級(jí)溝槽結(jié)構(gòu)，并開發(fā)出SiC多級(jí)溝槽JBS原型器件，實(shí)現(xiàn)了產(chǎn)品級(jí)技術(shù)的戰(zhàn)略儲(chǔ)備。如圖3所示，該1200V/20A多級(jí)溝槽JBS器件與相同工藝制備的平面JBS器件相比，反向漏電流降低了2個(gè)數(shù)量級(jí)，擊穿電壓增加了約200V，同時(shí)正向?qū)娮铔]有明顯增加。多級(jí)溝槽JBS器件在常溫下施加1200V反向電壓時(shí)的反向漏電流低于60nA，在175℃及以上的高溫環(huán)境下漏電流也僅為μA級(jí)別，非常適合應(yīng)用于電動(dòng)汽車或高溫惡劣環(huán)境的工控系統(tǒng)的功率模塊。

（圖3 SiC多級(jí)溝槽JBS流片及電性測(cè)試結(jié)果：（a）多級(jí)溝槽JBS芯片的光學(xué)顯微鏡觀測(cè)圖；（b）芯片的SEM切片分析結(jié)果；多級(jí)溝槽JBS與傳統(tǒng)JBS的（c）反向特性I-V曲線對(duì)比；（d）正向特性I-V曲線對(duì)比）

碳化硅溝槽MOSFET技術(shù)

SiC溝槽MOSFET在實(shí)際工藝制作和應(yīng)用中仍然存在幾個(gè)問題：1.SiC漂移區(qū)的高電場(chǎng)導(dǎo)致柵氧化層上的電場(chǎng)很高；2.實(shí)際開關(guān)過程中的電壓浪涌由器件本身承受，引起器件可靠性問題；3.離子注入深度有限，導(dǎo)致很多設(shè)計(jì)從工藝上難以實(shí)現(xiàn)。業(yè)界目前僅有兩種規(guī)模量產(chǎn)的SiC溝槽MOSFET專利結(jié)構(gòu)，其中日本Rohm采用在柵極溝槽兩側(cè)構(gòu)造源極雙溝槽結(jié)構(gòu)屏蔽中間的柵極溝槽底部，德國(guó)Infineon采用“P+半包裹的非對(duì)稱溝槽結(jié)構(gòu)”。國(guó)內(nèi)對(duì)于溝槽MOSFET的研究才剛剛起步。九峰山實(shí)驗(yàn)室前瞻性地完成了專利布局，包括“膠囊溝槽”系列，“包角溝槽”系列，“雙側(cè)導(dǎo)通半包溝槽”系列等，并在進(jìn)一步完善相關(guān)技術(shù)的專利布局。

（圖4 SiC“膠囊”溝槽MOSFET結(jié)構(gòu)示意圖）

如圖4所示，為九峰山實(shí)驗(yàn)室的“膠囊溝槽”結(jié)構(gòu)。該方案在柵極溝槽的兩側(cè)設(shè)計(jì)了P+掩蔽結(jié)構(gòu)，并且通過二次外延的方法在n-漂移層中形成P+埋層來達(dá)到電場(chǎng)屏蔽的效果，同時(shí)在柵極溝槽底部設(shè)計(jì)p-shield來進(jìn)一步保護(hù)溝槽底部及拐角位置的柵氧，p-shield通過周期性的與P+埋層連接來實(shí)現(xiàn)接地效果，通過向柵極溝槽下方的P+埋層注入n型離子形成N-Enrich區(qū)域的方式來形成導(dǎo)電通路。

（圖5 SiC“膠囊”溝槽MOSFET DEMO晶圓及器件SEM結(jié)構(gòu)）

如圖6所示，為九峰山實(shí)驗(yàn)室的“包角溝槽”結(jié)構(gòu)。該方案通過構(gòu)造比柵極溝槽更深的P阱區(qū)，使P阱區(qū)包住槽角，通過溝槽底部的兩條柱狀N型離子注入?yún)^(qū)形成導(dǎo)電通道。導(dǎo)電通道在沿溝槽方向是間斷排布的，使得導(dǎo)電通道中間的P型區(qū)域可以通過與P阱區(qū)互聯(lián)從而接地。當(dāng)器件工作在反向阻斷狀態(tài)時(shí)，溝槽下方的N型導(dǎo)電通道區(qū)和P阱之間會(huì)相互耗盡、達(dá)到半超結(jié)效果，在提高器件擊穿電壓的同時(shí)也可以降低器件的導(dǎo)通電阻。P阱區(qū)可以通過二次外延形成，避免了對(duì)產(chǎn)能影響嚴(yán)重的SiC高溫高能Al離子注入工藝，整體方案在提升SiC溝槽MOSFET性能的同時(shí)，還兼顧對(duì)fab廠制備產(chǎn)能的提升。

（圖6 SiC“包角”溝槽MOSFET結(jié)構(gòu)示意圖）

如圖7所示，為九峰山實(shí)驗(yàn)室的“半包溝槽”結(jié)構(gòu)。采用Infineon的“半包溝槽”結(jié)構(gòu)會(huì)造成溝槽MOSFET只能通過一側(cè)溝道來導(dǎo)電，另一側(cè)被用來構(gòu)造P+屏蔽層從而犧牲了導(dǎo)電溝道。九峰山實(shí)驗(yàn)室的雙側(cè)導(dǎo)通“半包溝槽”結(jié)構(gòu)采用一側(cè)構(gòu)造輔助源極溝槽，使得柵極溝槽兩側(cè)的溝道都可以進(jìn)行電子的輸運(yùn)，構(gòu)造更好的雙側(cè)導(dǎo)通能力的“半包溝槽”MOSFET。P+掩埋層通過輔助源極溝槽接地，在空間上呈周期性分布，當(dāng)柵極溝槽底部沒有P+掩埋層時(shí)柵極兩側(cè)溝道都可以導(dǎo)通。同時(shí)，可以在輔助源極溝槽的側(cè)壁集成肖特基二極管，底部形成歐姆接觸，形成更好的續(xù)流特性。

?

（圖7 SiC“半包”溝槽MOSFET結(jié)構(gòu)示意圖）